# This Page Is Inserted by IFW Operations and is not a part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## 特開平8-125066

((3)公成日 平成を年 (1996) 5月17日

(51) for Cl. "

草制起马 作内复复显音

FΙ

灰蛇卷东麓历

HOIL 23/12

23/21

A 6921-4E

HOIL 23/12

審査請求 永算本 非常項の数4 FD (全7页)

(11)出版委員

MM#6-284536

(72)比重自

平成6年(1994)10月26日

(71) 比較人 000002897

大日本即到提某会社

复数超越度医示智的复数一丁香 1 章 1 号

(72) 発明者 八木 岩

**京京总新程区市省近2月一丁目1819** 

大日本印刷体式走过内

(72)兒哄者 京田 证券

更次都新疆区市省企业町一丁目 1 番 1 号

大日本印刷技式会社内


(74)代智人 分卷士 小四 炒美


(54) 【見明の名称】推理対止型率基件状態とそれに用いられるリードフレーム。及び推理対止型率媒体装置の製造方法

#### (57) [夏均]

【目的】 芝なる智慧対止型半端体系位の高無限化。 本 袋錠化が求められている中、半温体を選バッケージサイ ズにおけるチップの占有率を上げ、平温体制量の小型化 に対応させ、共時に従来のTSOP耳の小型パッケージ に翻載であった支なるタビン化を実装した複数的止置中 年林嘉祝老提供了る。

【状成】、中部依景子の雉子側の部に、中華休息子の雉 子と電気的に避難するための内部成子部と、中部体気子 の理学側の個へ配交して外部へと向く外部登場への住板 のための外部種小部と、奈花内部種子部と外部種子部と モ運総する技蔵リード部とモー体とした放棄のリード部 とき、絶縁限者材度を介して、簡単して収けており、点 つ。即発高低年への実験のための年田からなるが蘇竜艦 を前記役割の各リードの力量セ子名に連ばさせ、少なく とも数記を思からなる方式で区の一部に省政策より外部 に貫出させて及けている。





【はだけぶらん包】

。 (按求項1) 华老化出于内在于风心区に、中国化生于 の雑子と見気的には終するための内質以子材と、主選化 菓子の菓子町の匠へ正文してた思へと同くた気包持への 推放のための外部電子部と、心記内部電子量と力量電子 越とを運転する状況リード低とも一体としたリード値も 在監督、絶縁は挙移層を介して、始暮してなけており、 \* 且つ。回発基底等への実まのためのキ田からなる方部名 極を和花は飲のをリードの力制は子郎に連ねさせ、少な 鮮に長出させてほけていることを特定とてる世界月止急 丰温在22.

【辞求度2】 ・ は求集)において、半選弁菓子の菓子は 半温はま子のは千面の一分の辺の耳中心を昇上にそって 配置されており、リードがはななのは子を灰ひように対 内し向記一対の辺にないかけられていることを共産とす 多做部门止型甲诺体员医。

【経球項3】 年曜体集子の電子と電気的にお募するた めの内部双子部と、外部区別と様尺するための5分配及子 部と、前に内型電子部と外載電子部とも選及する様次リ 18 一ド部とを一体とし、35月以降子がモ、頂尻リードがモ 介して、リードフレーム面から産業する一方向的に女出 させ、対向し先は部門士で連結都を介しては見する一対 り内部電子部を攻撃於けており、立つ、それを電子室の **ふ餅で。ほぼリード部と選なし、一年として全年を保持** Fる外枠部を設けていることをM正とするリードフレー

【請求項4】 半導体素子の菓子飲の面に、半進食食子 1 総子と電気的に基礎するための内を成子群と、平道体 子の電子町の面へ直交してお祭へと向くお配回覧への 18 既のための外征以下部と、北北六旬以子記と外部電子 、とそ意味するは武り一ド部とモー年としたな色のリー 製とを、心味性者は尽を介して、思考してなりてお . 旦つ。但如高低年への実尽のための半田からなるガ 電磁を収記性数のもリードのガダ粒子等に進材をせ、 なくとも向記年田からなる外部を征の一番は智慧部と 外部に名出させて及けている皆な計止気率延れる最の を方益であって、少なくとも、 (A) エッテング加工 で、単導体数子の電子と電気的に応募するための内容 予部と、外部回路と推議するための外部就予部と、収 は テから多ピン化に対しても見れが見えてきた。 7部親子部と外部総子的とも連荐する技术リード的と - 体とし、双外製造子包も、は成り一ド型を介して、 - ドフレーム面から巨叉する一万円肌に戻出させ、ガ - 先戦部間土で連絡値を介して世界する一州の穴北京 5.毛被反応 けており、且つ、もれ草を子割のれ色で、 !リード群と連絡し、一年として全年を年月するカカ 及けているリードフレームも作むする工せ、(B) (リードフレームの外製菓子部例でない面(裏面)に : 特を設け、打ちなき金型により、対応する内質電子

けられた絶称化でそれちばず、リートフレーとのけらば かれた部分が平台は3字の第三部にくるようにして、お 記憶単ぴもかして、リートフレーム文件を中心はネテベ 頂もする工せ。 (C) リードフレームの丸や尻を含む不 星の配分を打ち止さる数により切断料金下ちご性。

(D) 年間体集子の電子部と、切断を力で、その体身子 へ行動された内閣は子説の元は此ともワイナポンディン グした後に、解釋により方面與子似面のみも方面に真出 タヴァキはそ月止する工程。 (E) 応見方形になめした くとも約22年田からならの記を残の一点に非貨配より外。10 が配数子製品に半田からならの都急援を作製する工物。 とも含むことも時間とする原理対比を平成な仏像のなる 万亿.

(見明の打破な広報)

100011

【産業上の利用分針】本民味は、半点など子をなどする 御路封止型の中点 体表位(ブラスチックパッケージ)に 減し、時に、実は正成を向上させ、立つ、多ピン化に対 応できる半迭の基準とその以正方法に成する。

[0002]

【従来の住所】近年、平謀は秋まは、不具体化、小型化 住前の進歩と電子機器の基性軟化と見得足小化の傾向 (時間) から、LSIのASICに代目されるように、 ま丁ま丁末点は化、本世氏化になってきている。これに 伴い。リードフレームを無いた対比型の半年はまなブラ ステックパッケージにおいても、その世兄のトレンド M. SOJ (Small Outline)-Lead ed Package) PQFP (Quad Flat P.P.C. V.A.g.e.) のような音医実装型のパッケージモ 権で、TSOP (Tin Small Outline Package) の以及による可型化モ王はとしたパ ッケージの小型化へ、さらにはパッケージ内側の3次元 化によるテップな的効果由上を目的としたLOC (Le ad On Chip) の鉄道へと建築してそた。しか し、毎毎対止型半級体制度パッケージには、不良性化、 基礎集化ととしに、実に一層の多ピン化、再型化、小型 化が求めらており、上記収集のパッケージにおいてもチ ップ九乗部分のリードの引き回しがあるため、パッナー ジの小型化に維界が見えてきた。また、TSOP8の小 型パッケージにおいては、リードの引き回し、ピンピッ (00001

【見明が解決しようとする賞章】 上記のように、又なる 複数針正型半点非常症の高急性化、不能能化が求められ ており、製食対止型半級体業産パッケージの一層の多と ン化、弁製化、小製化が求められている。ま見味は、こ のような状況のもと、 平温弁禁制パッケージサイズにお けるテップの占有本モ上げ、中温は気息の小型化に対応 させ、産業高低への実営高度を低減でです。即ち、国界 士を放棄する遺紀部と江道は歴に対応する位置に立っは、中部外部区を投票しようとするものである。また、内内 革盛への実験を吹き肉上させることができる音なり止型

に従来のTSOP等の小型パッケージに個質であった更 なる多ピン化を実異しようとするものである。

[0004]

【ほ話を展決するための手段】本見気の配理対止要率は 体盤回ば、半端は京子のは子剣の面に、半端は京子の第 子と写象的に結論するための内質是子郎と、半進体意子 の双子割の面へ正交して外部へと向く外部回路への推定 のための外部減予証と、前辺内部電子面と外部電子跡と を運給する技成リード 似とを一体とした打象のリード部 つ。巨質基は有への大なのための半田からなるの就な医 そ何以及女の古り一ドの力を属于単に道程でせ、少なく とも武紀年田からなる外質党長の一部は保育課より外部 に昇出をせて立けていることを共和とするものである。 後、上記において、内 似年子郎と外宮柱子郎とモー作と した江東のリード部の配列モキは日ま子のオ子似面上に 二次元的に配列し、九群党任机モキ田ボールにて尼戊十 SCEULDBOA (Ball Crid Arra y) タイプの推荐対比型半端は基準とすることもでき

【0005】そして、上記において、半年休息子の妻子 は中端体表子の維子部の一対の辺の耳中心都線上にそっ て配度されており、リード鮮は貧気の超子を決ひように 対向し紋記一対の辺に沿い位けられていることを共産と するものである。また、ま党前のリードフレームは、訳 羅封正安半導体以産用のリードフレームであって、半度 体裏子の菓子と電気的に基基するための内部菓子群と、 外部団背と住民するための外部電子思と、約22内配電子 部と外部は予部とも近は下ろは取り一ド都とモー体と し、試許試験予算を、注意リード部を介して、リードフ 30 レーム圏から延交する一方向側に交出させ、対向し先達 製筒士で連幕部を介して提放する一対の内部位子師を及 **款款けており、点つ、も外部電子部の外側で、は取り一** ド部と選組し、一体として会体を保持する方の部を設け ていることを外理とするものである。点、上記リードフ レームにおいて、六郎地子部と外部電子部とそれを選択 する技蔵リード部とモー体とした最みも弦気リードフレ ーム部に二次元的に配列するしておばすることにより8 CA (Ball Crid Array) 3470MB 対止数単端体容差点のリードフレームとすることもでき 18 8.

【0006】本民味の飲食計止使申募体収度の製造方性 は、中部体景子の総子側の間に、中級体泉子の総子とな 気的に発謝するための内部発子部と、中国な京子の菓子 朝の歯へ区交してガギへと向くガギ世基への征求のため の外部総子部と、以記内部総子部と外部総子部とを連絡 する機能リード部とモールとした復乱のリード部とも、 絶難技者材度を介して、音与して設けており、立つ、途 第基紙等への実生のためのキ田からなるが思考量を収定 を取りをリードのかはは子供にみロンサールのフェナの い

足を色からなる方式で低の一名に変換せるできませる。 させて低けている前角力点気を選択来るの料え方はです って、少なくとも、(A) エッチング灰工にで、 年 歳 t ま子のオ子と名矢的に耳はてろための内部 電子 ひと、ち 部四等と見ばするためのか数理子はと、 和父内部女子部 とれれは子供とを定れてる方式リード品とを一体とし、 盆乃舒森子郎を、日茂リードはも介して、 リードフレー ム都から延交する一方向的に兵出させ、 江向 し先輩配属 まて盆具質を介して11尺する一月の内景双子 肌を収益器 とを、絶跡後度は雇を介して、密想して取けており、且 10 けており、且つ、もの意識子性の方式で、体気リード部 と連貫し、一体として全体を保持する力や死を立りてい ろリードフレームモガ製する工装。 (B) 粉花リードフ レームの方式は子芸剣でない節(新聞)に 地景力 を説 け、打ちはを会変により、対向する内閣准子都開士をは 数する連ね個と試置は個に対応する位置に設けられた地 4.4ctNSは8.リードフレームのNSはかれた部分 がキほはま子の菓子をにくろようにして、紅足なる状を 介して、リードフレーム全体も半端体表子へ原数する工 権。(C)リードフレームの5枚章を含む不要の部分を 16 打ち位を全型により切断対击する工程。 (D) 平端体景 子の電子側と、切断されて、半星は黒子へは載された内 盆曜子部の先母郎とモワイヤボンデイングした 後に、 網 雄によりが最終子が面のみそが葉に意出させて全体を封 止する工程。(E) 数記分割に倉出した外部位子部部に 平田からなうが部名名をかりする工説。 とそさ ひことそ 特定とするものである。

[00071

【作用】本見明の推算針止災半導件書献は、 上記のよう な状成にすることにより、半年年女はパッケージサイズ におけるチップの占有事を上げ、中華は名庫の小型化に 対応できるものとしている。かち、半年弁女理の国務基 仮への実装をは毛低減し、田宮高低への実気を皮の向上 を可能としている。なしくは、内部電子部、外部電子部 とモー弁とした注意のリード賞も申募体象子面に始級技 るったマガレで都定し、幻紀ガ禁唯千事に平田からなる 外部電気部を連絡させていることより、名成の小型化を 雑成している。そして、上記年数からなる外部電信部 を、中華弁束子首に共平方な首で二大元的に配列するこ とにより、中華体製品の多ピン化を可能としている。 ギ 日からなる方針を基常モキ日ボールとし、二次元的には ガ草電響等を配押した場合にはBCAタイプとなり、 中 後弁徴型のチビン化にも対応できる。また、上尺におい て、中国体系子の菓子が申请作ま子の菓子品の一分の辺 の時中心事業上にそって記載され、リード部は複数の雑 千を鉄ひように共向し食配一分の辺に沿い起けられてお り。展示な状況とし、意思性に違した状況としている。 本党明のリードフレームは、上足のような妖政にするこ とにより、上尺灰な町止型キ氧な製匠の製造も可能とす るものであるが、過年のリードフレームと同様のエッチ

とができる。二月時の世間に止気するは3年の影光方法 は、上花リードフレームも思いて、リードフレームの力 武政子民刻でない面(五正)に足及れを広げ、打ち止き **金製により、月向する内部は子が向まを見及する注意器** とは連貫部に対応する位置に立けられた地質材とを打ち **はき、リードフレームの打ちはかれた記分が半温体量子** の漢字部にくろようにして、取記度単はそかして、リー ドフレーム全体モギ軍は黒子へなれし、リードフレーム の外や部を含む不多の配分を打ちはきを製により切断的 長の小型化が可能な、且つ、多ピン化が可能な無線料止 タ半導化基底の作品を可比としている。

10008)

【実施例】本見明の世段別止型半線体製度の実施例を以 下、四にそって説明する。四1(3)は本文を釈釈なけ 止型半端体禁制の断菌数ははであり、殴 1 (b) は食食 の最後度である。国1中、100は無対打止産業はは以 度。1011年至年二子、102127-F式、102A 证内部双子部。 1 0 2 B 证券制度子部。 1 0 2 C 证券费 10 リード部、101Aに双子郎(パッド郎)、103ほつ イナ、104は地径は常村、105は世段展、106は 半田(ベースト)からなるが紅穹低である。 本実場外閣 耳針止型半導体管理は、最近するリードフレームモ飛い たもので、内式は子郎102人、力謀は子郎1028モ 一体としたし字型のリード部102モ多数年300年31 0.3上に地球推着材1.0 <モ介して搭載し、且つ、外部 独子器1028先にサ田からなる外点を低を収録器10 5 より丸貫へ突出させて立けた。パッケージ最佳が料率 選挙等度の面接に接当する程度対止型本導体基金であ り。即務基據へ防戦される点には、半田(ベースト)そ 姶林、 都化して、 カジ電子数1028が外表症罪と考え 的比较级之れる。本文范内新闻引止发中華并显示は、国 1 (b) に示すように、半点件ま子101の電子製 (パ ッド部)101人は牛選は京子の中心はしはぞろれ向し て2回づつ。中心無しに殺って記載されており。リード 第102も、内閣県予郎102人が前記総予郎(パッド 部)に知った位置に単数数数子(0)の面の方例に中心 9 を飲み対向するように収収されている。 力量准予制 ) 02日は内部電子数102人からは戻り一ド部102C を介して離れて位在し、ほぼ半常体の子の創版までに意 - た位置で半導体工予節に位欠する方向に、 豚放りード 102Cがし下に金がり、外幕は予禁1028はその先 ₹に位置し、年級年息子の節に平行な節方向で一次元約 :配列をしている。かち、中心はしも飲みで刃のの前輩 <sup>5</sup>器102日の配列を投げている。そして、8カビは子 『仁道経させ、年田(ペースト)からなるガダモゼ)の ・毛朝政部10Sより外部に兵出させて立けている。

1. 純純原産将104としては、100gm歩のボリイ F黑の熱可型性所を取出M 1 2 2 C (B立作成居民会 10

••••

と言) も思いたが、心には、シリコンズはボリイミドリ TA1715(住友ペークライト株式会社)や熱理化型 度复见HC52C0(医阴禁延氏试验及口匙) 军部的地 げられる。上花実施のでは、 キ田ペーストからなるの話 **さばであるが、この部分は半足ボールに代えてしまい。** 商。本業先例を提到止数率減作な数は、上足のように、 パッケージ配在が以平る存金属の正核に接当する。面接 的に小変化されたパッケージであるが、 舞み方向につい ても、私1、0mm乗以下にすることができ、果然も向 去することにより、内部セチと方は対チモードとしたは、10 異には成てもろものである。まま場所においては力がな 長まモ、キる弁尹子のなテ基(パッド件)に行い2月に 尼共したが、中級体象子の菓子の包含モニ次元的に配成 し、内閣城子配と外部総子製との一体となった組みを改 2、平温は京子の成子を制に二次元的に配列して存立す ることにより、中枢は至子の、一層の多ピン化に十分対 ETES.

【0009】 次いで、本見外のリードフレームの玄奘所 を思げ、名にもとづいて広帆する。 半天場のリードフレ 一ムは、上尺矢塔矢半端件2位に乗いられたものであ ろ、B2は実施例リードフレームの平在記を京すもの で、園2中、200はリードフレーム、201は内部は 子鄉。202は外部電子部、203は征款リード部、2 0.4は夏延歩、2.0.5 ほがた感である。 リードフレーム は428乗(Ni42%のFc8乗)からなり、リード フレームのなさは、穴部離子部のみる程点部でり、05 mm。外質維子部のある原典部で0、2mmである。内 部院子部の対向する先端部周士を選続する連結部205 も77内(0. 05mm/8)に形式されており、後述する 半温体装置も作品する誰の打ちはき金型にて打ち止きし 38 鳥い製造となっている。本実元何では外部粒子第202 は九状であるが、これに確定はされない。また、リード フレームま材として428女を用いたがこれに発定され ない。展示さまでも良い。

【0010】 太に、上記書籍典リードフレームの製造方 なを聞き思いて然準に改明する。何々は本実施的リード フレームを製造した工程を示したものである。先で、4 2 台東 (N 1 4 2 米のFe台土) からなる。原を 0、 2 mmのリードフレーム意料300を印象し、裏の米部を 飲食年を行いれての片如葉した(回え (a)) 技。リー - 10 ・ドフレームを14.3.0.0 の概要に承先性のレジスト3.0.1 モ虫ボレ、吹出した。(回3(b))。

太いで、リードフレーム 気は300の気圧から所定のパ クーンほぞ用いてレジストの所定の飲分のみに収光を行 った後、灰色色なし、レジストパターン301人をお戏 LR. (#3 (c))

典レジストとでしば庶双応化器式会社館の平方型症状レ ジスト (アMERレジスト) も世界した。次いで、レジ ストパターン301Aモ制御船世間として、57°С、 4.8 ボーメの名化は二鉄水母盤にて、リードフレーム会 以300の関係からスプレイエッテングして、 れわかけ

の平正区が図でにデモバシリードフレーニモは似した (23 (c)). E2 (b) OU. E2OA) - A2E おける必正区である。このほ、レジストもお願したほ。 氏体処理を取したは、 所定の正所(内部以子配分を含む 運成)のみにまメッキ蛇哇を行った。(如3(e)) **尚。上記リードフレームの旨追工技においては、図 2** (b) に示すように、厚た部と森内都を形成するため、 **丸部帯下形成面断からのエッチング (度日) を多く行** い、反対症例からは少なのにエッチング (食品) モ行っ た。また、セメッキに代え、オメッキやパラジウムメッ(18) 泉の半田が持られれば良い。 キでも長い。上記のリードフレームの口込万尺は、1ヶ の中華は名字を作録するために必要なリードフレーム! グの製造方法であるが、 油木は生食性の面から、リード フレール単れモエッテング加工する株、四2にポナリー ドフレームを複数単級付けした状態でお放し、上記の工 姓を行う。この場合は、回2に示すが約205の一郎 に選及する仲科(日示していない)モリードフレームの 外側に立けて延付け状態とする。

【0011】次に、上記のようにして作者されたリード プレームを用いた。本見明の指揮対止型半端体表症の質 18 進方はの実施例を際にそって以外する。個4は、土実施 劉樹羅封止型中導体器器の製造工程を示すものである。 即3に示すようにしては何されたリードフレーム400 の外部電子部402形式器(芸器)と対向する意思に、 ポリイミド系無圧化型の地線は早村(テープ)401 (日正化成株式金社駅、HM122C) 七、400° C. 6 Kg/m' で1. 0 か充圧者して貼りつけた (図 4(a))。この状態の平面図を図5に示す。この後行 ち狂き企型405A、405Bにて(四4(b))、31 南丁奇内部准子県の先は貫を正結する正はは403と、 その部分の絶縁性な材(テープ)401とモバちはい た。 (雪 ( c ) )

次いで、5月75日とおよび圧を用え至406A、40 6 日モ荒い、外わぎ404モさむ不賀の記分を切り起す (即4(4)) と取用に、絶参注者以404そかして本 導体課子407上にリード部404の原圧者を行った。 (数4(4))

海。この個4(d)に示す。ほ比リードと連絡してリー ドフレーム主体を工人でいる力には204を含む不足の 部分を切り難しは、智力対比した技にけっても良い。こ の場合には、過水の草度リードフレームを思いたQFP パッケージ等のようにダムパー (8元していない) モエ けると良い。リードは410モ中華化菓子411へ存在 した後、ワイヤー414により、キネは京子のマテ(パ 7 F) 411A24-F84100M287410A2 を電気的に延昇した。(包4(1)) その後、历史の全型を用い、エポキシネの皆は415で

リード部410のガダは子が4108のみも成比させ て、全体を対止した。(四4(g))

ここでは、耳周の主型(日示していない)を思いたが、

死之の面(外部電子部)も見しが及れ止てまれば、モデ しもを製は必要としない。次いで、真色されている方式 以子郎 4~1 0 日上に半田ペーストモスクリーン印制によ り生布し、半田(ペースト)からなる丸式電極616モ 作製し、本見朝の影響ガス止型半点体状度を作製した。 (B4 (h))

母。 丰田からなるた都を様す)もの作賞に、スクリーン 印刷に確定されるものではなく、リフローエだはボッチ イングギでも、 四路基底と半端は名字と のほのにど 登な

#### [00121

【発明の30歳】 本発明は、上記のように、 更なる初設計 止型半導体鉄道の蒸集性化。 定義総化が求められる状況 のもと、早時休息をパッケージサイズにおけるテップの 占有事を上げ、平級非常量の小型化に対応させ、 国外基 低への実な節なそ発展できる。かち、回路基督への実長 花成を向上させることができる進体装置の技術を可能と したものであり、KMに従来のTSOP年の小型パッケ ージに個耳であった気なる多ピン化も実験した例程対止 型半部体状度の提供も可能としたものである。

#### 【四面の原年な政策】

【節1】 実施病の複雑別入型半温体配配の数据試品部及 USMELLB

【日2】 大馬河のリードフレームの平断田


【母3】 共気例のリードフレームの製造工芸物

【節4】大気気の解除対止型を媒体拡張の製造工能部


【回5】 実験的のリードフレームに絶及性な材を取りつ けだ状態の平面図

#### 【符号の説明】


30	100	解放对止型半端体包置
	101	. 单级作业子
	101A	電子部 (パッド部)
	102	リード部
	102A	- 内型電子器
	102B	外部除予部
	102C	技能リード部
	103	ワイヤ
	104	地里拉里村
	105	
<b>«</b> 0	106	半田(ベースト)からなるガギ
	<b>写版</b>	
	200	ソードフレーム
	201	内部推干部
	202	力 部轄子部
	2 0 3	ひ状リード単
	204	<b>混石器</b>
	2 U '5	ភ ភ ន
	300	リードフレームまれ
	301	レジスト



(61) 1021



PARTH 11) 59<del>070</del> 15 Des



#### Japanese Patent Laid-Open Publication No. Heisei 8-125066

#### [TITLE OF THE INVENTION]

Resin Encapsulated Semiconductor Device, Lead Frame

Used Therein, and Fabrication Method for the Resin

Encapsulated Semiconductor Device

#### [CLAIMS]

5

15

20

\*\*\*\*

- A resin encapsulated semiconductor device
   comprising:
  - a semiconductor chip;
  - a plurality of leads fixedly attached to a terminalend surface of the semiconductor chip by an insulating
    adhesive interposed between the semiconductor chip and the
    leads, each of the leads including integral portions, that
    is, an inner terminal portion adapted to be electrically
    connected to an associated one of terminals of the
    semiconductor chip, an outer terminal portion extending
    outwardly in a direction orthogonal to the terminal-end
    surface of the semiconductor chip and adapted to be
    connected to an external circuit, and a connecting lead
    portion adapted to connect the inner and outer terminal
    portions to each other; and
- outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of

solder to allow the semiconductor device to be mounted on a circuit board, at least a part of th outer leads being ext rnally exposed from a resin encapsulat .

- 2. The resin encapsulated semiconductor device according to claim 1, wherein the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets.
- 3. A lead frame comprising:

20

- a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other;
- each of the outer terminal portions of the leads
  25 being protruded in a direction orthogonal to a lead frame

surface via an associated one of the connecting lead portions;

the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively;

5

10

a de la companya de l

connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and

an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame.

15
4. A method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive-interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit,

and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer lectrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate, comprising the steps of:

5

10

15

20

25

(A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions, - the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form

an integral structure together, thereby protecting the entire portion of the lead frame;

- (B) applying an insulating layer to a surfac of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the schiconductor whip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween;
- (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions;
- (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and
- (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

5

10

15

20

## [DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a resin encapsulated semiconductor device (plastic package) in which a semiconductor chip is packaged, and more particularly to a semiconductor device configured to achieve an improvement in mounting density or to have a multi-pinned structure and a method for manufacturing such a semiconductor device.

#### 10 [DESCRIPTION OF THE PRICE ART]

5

15

20

25

Recently, semiconductor devices have been developed to have a higher integration degree and a higher performance by virtue of developments of techniques associated with an increase in integration degree and miniaturization and in pace with the tendency of electronic appliances to have a high performance and a light, thin, simple, and miniature structure. A representative example of such semiconductor devices is an ASIC of LSI. For instance, developments of resin encapsulated semiconductor device plastic packages have been advanced from surface-mounting packages such as SOJs (Small Outlined-Leaded Packages) or QFPs (Quad Flat Packages) to packages having a miniature structure mainly achieved in accordance with a thinness obtained by virtue of developments of TSOPs (Tin Small Outline Packages) or to LOC (Lead On Chip) structures

adapted to achieve an improvement in the chip packaging efficiency by virtue of developments of an internal threedimensional package structure. In addition to an increase in integration degree and improvement in performance, there has also been growing demand for an increase in the number pins, thickness, and miniaturization of resin encapsulated semiconductor packages. the above In mentioned conventional packages, however, there is a limitation in miniaturization because those packages have a structure in which leads are arranged around a chip. Similarly, leads are arranged around a chip in the case of miniature packages such as TSOPs. In such packages, there is also a limitation in increasing the number of pins due to the pin pitch used.

15

20

10

5

#### [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

As mentioned above, there has been demand for an increase in integration degree and improvement in performance of resin encapsulated semiconductor devices. Also, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In such situations, the present invention makes it possible to increase the occupancy degree of a chip in a semiconductor package with a limited size while reducing the mounting area of the

25

semiconductor package on a circuit board to achieve a miniaturization of the resulting semiconductor device. That is, the present invention is adapted to provide a resin encapsulated semiconductor device capable of achieving an improvement in the mounting density thereof on a circuit board. Also, the present invention is adapted to achieve an increase in the number of pins which is difficult in miniature packages such as conventional TSOPs.

#### 10 [MEANS FOR SOLVING THE SUBJECT PATTERS]

5

15

20

25

The resin encapsulated semiconductor device of the present invention is characterized in that it comprises: a semiconductor chip; a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the

leads and mad of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate. The above semiconductor device can be embodied into a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

5

10

20

25

The above semiconductor device is also characterized in that the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. The lead frame of the present invention is characterized in that it comprises: a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be

connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions; the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively; connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame. The above lead frame can be embodied into a lead frame for a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

5

10

15

20

25

The present invention is also characterized by a method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached

5

10

15

20

25

to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the leads being externally exposed from a resin encapsulate, comprising the steps of: (A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a

lead frame surface via an associated one of the connecting lead portions, the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame; (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween; (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions; (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and

5

30

15

20

25

The sales of the sales

encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

#### [FUNCTIONS]

5

10

15

20

25

With the above mentioned configuration, the resin encapsulated semiconductor device of the present invention can increase the occupancy degree of the chip while achieving a miniaturization thereof. That is, the resin encapsulated semiconductor device is capable of reducing the mounting area thereof on a circuit board and achieving an improvement in the mounting density thereof on the circuit board. In particular, the present invention achieves a miniaturization of the semiconductor device by fixedly attaching a plurality of leads each including an inner terminal portion and an outer terminal portion integral with each other to a surface of a semiconductor chip by an insulating adhesive layer interposed between the semiconductor chip and the leads, and connecting outer electrodes made of solder to the outer terminal portions, respectively. Also, the present invention achieves an increase in the number of pins in the semiconductor device by arranging the outer electrodes made of solder in a two-

dimensional fashion on a plane parallel to the surface of the semiconductor chip. Where the outer electrodes made of solder are formed in th form of solder balls and arranged in a two-dimensional fashion, a BGA type semiconductor device capable of achieving an increase in the number of pins can be obtained. In the above semiconductor device. the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. Thus, the semiconductor device has a simple structure suitable in regard to productivity. frame of the present invention makes it possible to fabricate the above mentioned resin encapsulated semiconductor device by virtue of there above mentioned configuration thereof. However, this lead frame can be fabricated using a half etching method during an etching process as used for conventional lead frames. The method for fabricating a resin encapsulated semiconductor device in accordance with the present invention involves the steps of applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out

5

. 20

15

20

25

the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween, and cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the Thus, a plurality of leads each cut-off portions. including an inner terminal portion and an outer terminal portion integral with each other are mounted on a semiconductor chip. Accordingly, the present invention makes it possible to achieve a miniaturization of In accordance with the present semiconductor devices. invention, it is also possible to fabricate a resin encapsulated semiconductor device having an -increased number of pins.

20

25

5

10

15

#### [EMBODIMENTS]

Hereinafter, embodiments of the present invention associated with resin encapsulated semiconductor devices will be described in conjunction with the annexed drawings. Fig. 1A is a cross-sectional view schematically

illustrating a resin encapsulated semiconductor device according to an embodiment of the present invention. Fig. 1B is a perspective view illustrating an essential part of the resin encapsulated semiconductor device. Figs. 1A and reference numeral the 100 denotes encapsulated semiconductor device, 101 a semiconductor chip, 102 leads, 102A inner terminal portions, 102B outer terminal portions, 102C connecting lead portions, 101A contacts (pads), 103 wires, 104 an insulating adhesive, 105 a resin encapsulate, 106 outer electrodes made of solder (paste), respectively. The resin encapsulated semiconductor device according to this embodiment fabricated using a lead frame which will be described hereinafter. In this resin encapsulated semiconductor device, a plurality of L-shaped leads 102, each of which has an inner terminal portion 102A and an outer terminal portion 102 integral with each other, are mounted on a semiconductor chip 101 by means of an insulating adhesive 104. An outer electrode 106, which is made of solder, is attached to each outer terminal portion 102B. The outer electrode 106 is outwardly protruded from encapsulate 105. The resin encapsulated semiconductor device configured as mentioned above has a package area substantially equal to the entire area thereof. When this semiconductor device is mounted on a circuit board, the

5

10

15

20

25

solder is melted and then solidified to allow the outer terminal portions 102B to be electrically connected to an external circuit. In the resin encapsulated semiconductor device according to the illustrated embodiment, contacts (pads) 101A provided at the semiconductor chip 101 are arranged in pairs along a center line L of semiconductor chip 101 at opposite sides of the center line L in such a fashion that contacts included in each contact pair face each other. The outer terminal portion 102B of each lead is spaced apart from the inner terminal portion 102A of the lead. Between the inner and outer terminal portions 102A and 102B; a connecting lead portion 102C is interposed. The connecting lead portion 102C of each lead is bent in a direction orthogonal to the major surface of the semiconductor chip at a position near an associated one of the side surfaces of the semiconductor chip 101, so that it has an L shape. In each lead, the outer terminal portion 102B is arranged at an end of the connecting lead The outer terminal portions 102B of the portion 102C. leads are arranged in a one-dimensional fashion on a plane parallel to the major surface of the semiconductor chip That is, the outer terminal portions 102B are 101. arranged in two lines at opposite sides of the center line As mentioned above, one outer electrode 106 made of solder is connected to the outer terminal portion 102B of

5

10

15

20

25

each lead and outwardly exposed from the resin encapsulate

For the insulating adhesive 104, a polyimide-based thermoplastic adhesive having a thickness of 100 µm (HM122C manufactured by Hitachi Chemical Co., Ltd.) is preferably used. Alternatively, a silicon denaturalized polyimide adhesive (ITA1715 manufactured by Sumitomo Bakelite Co., Ltd.) or a thermosetting adhesive (HG5200 manufactured by Tomoekawa Papermaking Co., Ltd.) may be used. Although ou er electrodes made of solder paste are used in the illustrated embodiment, solder balls may be used.

5

10

15

20

25

As mentioned above, the resin encapsulated semiconductor device according to the illustrated embodiment has a package area substantially equal to the entire area thereof. That is, the illustrated embodiment of the present invention provides a package having a compact structure in regard to area. In accordance with the present invention, a thinned package structure can also be provided in that it is also possible to reduce the package thickness to about 1.0 mm or less. Although the outer electrodes have been described as being arranged in two lines along the contacts (pads) of the semiconductor chip, they may be arranged in a two-dimensional fashion. This is achieved by arranging contacts of the semiconductor chip in a two-dimensional fashion. On the surface of the

semiconductor chip arranged with those contacts, a plurality of terminal sets each having an inner terminal and outer terminal integral with each other are arranged in a two-dimensional fashion. In this case, it is possible to fabricate a semiconductor device using a semiconductor chip with an increased number of pins.

5

10

15

20

25

An embodiment of the present invention associated with a lead frame will now be described. The lead frame according to this embodiment is adapted to be used in the above mentioned semiconductor device. Fig. 2 is a plan view of the lead frame according to this embodiment. Fig. 2, the reference numeral 200 denotes a lead frame, 201 inner terminal portions, 202 outer terminal portions, 203 connecting lead portions, 204 a connecting portion, and 205 an outer frame portion, respectively. The lead frame is made of 42 ALLOY (namely, an Fe alloy containing 42% Ni). The lead frame has a thickness of 0.05 mm at its thinner portion, that is, the inner terminal portions, and a thickness of 0.2 mm at its thicker portion, that is, the outer terminal portions. The connecting portion, which connects facing tips of the inner terminal portions to each other, has a thickness of 0.05 mm corresponding to that of the thinner portion. This connecting portion has a structure capable of allowing an easy punching thereof in the fabrication of the semiconductor device, as described

hereinafter. Although the outer terminal portions 202 have a ball shape in the illustrated embodiment, they are not limited to this shape. Also, although the lead frame has been described as being made of the 42 ALLOY, it is not limited to this material. For the lead frame, a copper-based alloy may be used.

5

10

15

20

Now, fabrication of the lead frame according to the illustrated embodiment will be described in brief. Fig. 4 illustrates a process for fabricating the lead frame according to the illustrated embodiment. First, a lead frame blank 300 having a thickness of 0.2 mm was prepared which is made of a 42 ALLOY (an Fe alloy containing 42% Ni). The prepared lead frame blank 300 was then subjected to a cleaning process, thereby removing grease from the surfaces thereof (Fig. 3a). Subsequently, photoresist films 301 were coated over both surfaces of the lead frame blank 300, respectively. The coated photoresist films 301 were then dried (Fig. 3b).

Using desired pattern plates, the photoresist films 301 on both surfaces of the lead frame blank 300 were exposed to light at their desired portions. A developing process was then conducted to the light-exposed photoresist films 301, thereby forming photoresist patterns 301A.

For the photoreist films, a negative liquid-phase resist (PMER resist) manufactured by Tokyo Ohka Co., Ltd.

was used. Using the resist patterns 301A as anti-etch films, the lead frame blank 300 was subjected to a spray etching process at both surfaces thereof. The spray etching process was conducted using a ferric chloride solution of 48 BAUME at 57 °C. Thus, a lead frame having a structure of Fig. 2a was obtained (Fig. 3d). Fig. 2a is a plan view of the lead frame. Fig. 2b is a cross-sectional view taken along the line A1 - A2 of Fig. 2a. Thereafter, the remaining photoresist thin films were peeled off. The resulting structure was then subjected to a cleaning process. A gold plating process was subsequently conducted for desired portions of the lead frame, that is, regions including inner terminal portions (Fig. 3e).

5

10

15

20

25

a distribute graph to a second a second of

In the fabrication process of the lead frame, the etching process was conducted with a large etch depth at one major surface of the lead frame blank where outer terminal portions are to be formed, and with a small etch depth at the other major surface of the lead frame. place of the gold plating, silver or palladium plating may be utilized. The above mentioned lead frame fabrication process is adapted to manufacture a single lead frame required for the manufacture of a single semiconductor device. In terms of productivity, however, the etching process is conducted for lead frame units corresponding to the single lead frame shown in Fig. 2. To

this end, a frame member (not shown) is provided at a desired portion of the peripheral edge of the lead frame so as to connect a desired part of the outer frame portion 205 shown in Fig. 2 to a corresponding one of an adjacent lead frame.

5

10

15

20

Using the lead frame fabricated as mentioned above, the resin encapsulated semiconductor device according to the present invention was fabricated. Now, a method for fabricating the resin encapsulated semiconductor device in accordance with an embodiment of the present invention will be described. Fig. 4 illustrates the method for fabricating the resin encapsulated semiconductor device in accordance with the embodiment of the present invention. A polyimide-based thermosetting insulating adhesive (tape) 401 (HM122C manufactured by Hitachi Chemical Co., Ltd.) was applied to one surface, formed with the outer terminal portions 402, of the lead frame 400 fabricated as in Fig. 3 and the outer surface of the lead frame 400 using a hot pressing process conducted at 400 °C and 6 Kg/m² for 1.0 second Fig. 4a). The resulting structure is shown in Fig. 5 which is a plan view. Thereafter, the connecting portions 403 connecting facing tips of the inner terminal portions were punched using punching dies 405A and 405B (Fig. 4b). Also, portions of the insulating adhesive

(tape) corresponding to those connecting portions 403 were punched (Fig. 4c)

Subsequently, unnecessary portions of the lead frame including the outer frame 404 were cut off using outer frame punching and pressing dies 406A and 406B (Fig. 4d). The lead frame was then bonded to a semiconductor chip 407 at its leads 410 under pressure while applying heat (Fig. 4e).

10

15

20

The process for cutting off the unnecessary portion of the lead frame including the outer frame 404 supporting the entire portion of the lead frame along with the connecting lead portion, as shown in Fig. 4d, may be carried out after an resin encapsulating process. In this case, dam bars (not shown) are preferably provided, as in QFP packages typically using a lead frame having a single layer structure. After the mounting of the leads 410 on the semiconductor chip 411, the inner terminal portion 410 of each lead 410 was electrically connected to an associated one of terminals (pads) 411A of the semiconductor chip 411 (Fig. 4f).

Subsequently, an epoxy-based resin 415 was molded to encapsulate the resulting structure while exposing the outer terminal portions 410B of the leads 410 using a desired mold (Fig. 4g).

Although a specific mold (not shown) was used for the above process in the illustrated case, use of such a die may be unnecessary in so far as the resin encapsulating process can be conducted under the condition in which desired portions (outer terminal portions) of the lead frame are left. Thereafter, a solder paste was coated on the exposed outer terminal portions 410B in accordance with a screen printing process, thereby forming outer electrodes 416 made of solder (paste). Thus, the fabrication of the resin encapsulated semiconductor device according to the present invention was achieved (Fig. 4h).

Although the formation of the outer electrodes 416 made of solder has been described as being achieved using a screen printing process, it may be achieved using a reflow or bonding process in so far as an amount of solder required for a connection of the semiconductor device to a circuit board is obtained.

#### [EFFECTS OF THE INVENTION]

5

10

15

As apparent from the above description, the present invention makes it possible to increase the occupancy degree of a semiconductor chip in a semiconductor package in situations requiring new resin encapsulated semiconductor devices having a highly integrated structure while exhibiting a high performance. The present invention

also makes it possibl t reduce th area of the semiconductor devic on a circuit board in order to cope with a compactness of the semiconductor d vic. That is, the present invention can provide a semiconductor device capable of achieving an improvement in the mounting density on a circuit board. At the same time, the present invention can provide a resin encapsulated semiconductor device having a new multipinned structure which could not be realized in compact packages such as conventional TSOPs.

5

The first specifical and the